AI チップが世代ごとに強くなるには、メモリがより速く供給しなければならない。NVIDIA の Blackwell がまだ HBM3e を使っている間に、次世代の HBM4 はすでに量産され、現場に出ている。それは何をアップグレードし、なぜ次世代 AI チップの鍵なのか。
この記事では HBM4 を噛み砕く。まず HBM3e とどう違うか、なぜインターフェースが倍になるのが要点かを見て、次に base die の変化、3社の原メーカーの進捗、そして NVIDIA の次世代 Rubin がなぜそれを指定するのかを語る。これは HBM の関 の世代スペック深掘り版だ。
HBM4 とは何か？
まず手早く復習：HBM（広帯域メモリ）は、複数の DRAM ベアチップを垂直に積み重ね、超広帯域のインターフェースで GPU につなぐメモリで、チップがデータを待って飢えないようにするのが目的だ。HBM3e は現行 Blackwell 世代が使うバージョン、HBM4 は次世代だ。
この世代の HBM4 が手を入れるのは構造であって、旧版の速度をただ上げるだけではない。最も肝心な変更は2つ：1つは対外インターフェースを 1024-bit から 2048-bit へ広げ、データ通路を倍にすること；もう1つは底部で通信を担う base die をロジックプロセスに変えることだ。この2つの変化で、HBM4 は帯域と電力効率の両方で一段階跳んだ。
コアデータのスナップショット
以下に HBM4 のスペックの規模感を掴んでおこう。「JEDEC 標準」と「各社の規格超え製品」という2つの尺度をはっきり分けること。
| テーマ | 数値 | 時点／性質 |
|---|---|---|
| 対外インターフェース | HBM3e は 1024-bit；HBM4 は 2048-bit | JEDEC 標準 |
| 単体帯域（標準） | HBM4 最高で約 2 TB/s | JEDEC 標準の上限 |
| 単体帯域（製品） | Samsung は最高 3.3 TB/s、Micron は >2.8 TB/s を謳う | 2026、各社の製品スペック |
| 容量 | 4/8/12/16 層の積層に対応、単体最大 64GB | JEDEC 標準 |
| base die | ロジック（ウェハ受託）プロセスに変更（例：Samsung 4nm、TSMC 先端ロジック） | 2025-2026、公式 |
HBM3e から HBM4 へ：何が違うのか
2世代を並べて見れば、違いははっきりする。
インターフェース幅が倍になる：これが最も中心的なアップグレードだ。HBM3e は 1024-bit、HBM4 は 2048-bit へ広げる。「1024 車線」から「2048 車線」へ拡幅した高速道路と思えばよく、同じ車速なら、通れる交通量はほぼ倍になる。
帯域の大きな飛躍：HBM3e の主流製品は毎秒約 1.2TB；HBM4 の JEDEC 標準は毎秒 2TB で、各原メーカーの実製品はさらに毎秒 2.8〜3.3TB を謳う。
base die をロジックプロセスに：底部のあの base die が、DRAM プロセスからロジックプロセスへ変わる。たとえば Samsung の 4nm、あるいは TSMC と協力した先端ロジックプロセスだ。これで底層チップにより多くの制御やカスタム機能を詰め込め、HBM はより「メモリ＋ロジック」のカスタマイズ可能なプラットフォームに近づく。
電力効率の向上：SK hynix と Samsung はいずれも、HBM4 が前世代比で電力効率を約4割改善すると謳い、Micron は自社の12層製品について2割超の改善を謳う。
3社の原メーカーの HBM4 進捗
HBM4 の競争は、依然として SK hynix、Samsung、Micron の3社の戦場だ。
Samsung は2026年2月に HBM4 の量産と商用出荷を発表し、製品スペックは最高で毎秒 3.3TB を謳う。Micron の 36GB 12層 HBM4 は2026年第1四半期に量産入りし、NVIDIA の Vera Rubin プラットフォーム向けと明言した。SK hynix も HBM4 の開発を完了し量産体制を確立、公開スペックは 2048 I/O、毎秒 10Gb 超、電力効率4割超の改善だ。
注意しておきたいのは、誰が先に NVIDIA の次世代スペックに食い込むか、誰の歩留まりが高いかが、この戦いの勝負どころであり、それらはなお進行中だということ。台湾の地場メーカーは HBM 本体は作らず、役割はパッケージングとテスト周辺にある（詳細は HBM 関連銘柄 を参照）。
なぜ次世代 AI チップはそれを欠かせないのか
HBM4 がこのようにアップグレードするのは、次世代 AI チップの胃袋に迫られてのことだ。
NVIDIA が計画する Rubin GPU は、1基あたり最大 288GB の HBM4 を搭載できる。推論型・長コンテキストの AI ワークロードは、移動させるデータ量が以前よりはるかに大きく、メモリの帯域と容量がいったん追いつかなくなれば、いかに強い演算コアもただ空回りするしかない。HBM4 のインターフェース倍化と高帯域は、まさに Rubin のような水準の演算力にデータ供給を追いつかせるためのものだ。
言い換えれば、HBM4 は次世代 AI チップの「ベルトコンベアのアップグレード」だ。それがなければ、演算力がいかに高くてもメモリに足を引っ張られる。
この関の要点
HBM4 を見終えたら、まず2つの核心的なアップグレードを覚えておこう：対外インターフェースが 1024-bit から 2048-bit へ倍になること、そして base die をロジックプロセスに変えること。この2点が帯域と電力効率の大きな飛躍と引き換えになる。
HBM4 は NVIDIA の Rubin のような次世代 AI チップを満たす必須条件で、Samsung と Micron はすでに量産出荷を発表し、SK hynix も開発を完了し量産体制を確立した。スペックを読むときは「JEDEC 標準」と「各社の規格超え製品」という2つの尺度をはっきり分けることを忘れずに。そうすれば数値が混ざらない。
まず HBM が何か、なぜ品薄かを理解したいなら、HBM の関 に戻って読んでほしい；サプライチェーンと関連銘柄の役割分担を見たいなら、HBM 関連銘柄 を；HBM と GPU を1つに結びつけるパッケージングを見たいなら、CoWoS を；チェーン全8関を見たいなら、サプライチェーン総まとめ に戻ってほしい。