谈 AI 芯片，大家会想到台积电做、英伟达设计。但再往上游推一关会发现：台积电要做出最先进的芯片，得先跟一家荷兰公司买机器，而这家公司做的某一种机台，全世界只有它做得出来。这家公司就是 ASML。
这篇就把 ASML 和 EUV 一次讲清楚。先看 EUV 是什么、为什么先进制程少不了它，再谈 ASML 为什么是垄断、出口管制怎么用它卡中国，以及台积电的最新选择。这是 AI 硬件供应链一条龙 第 4 关「晶圆代工与光刻设备」的深入版。
EUV 是什么？一句话加一个比喻
ASML 最有名的产品，是 EUV（Extreme Ultraviolet，极紫外光）光刻机。它做的事，是把芯片的电路图案，用光投影、刻到硅晶圆上，这道工序叫「光刻（lithography）」。
关键在光的波长。EUV 用的是波长只有 13.5 纳米的极紫外光。可以这样想：光像一支笔，波长越短，笔尖越细，能画出的线条就越精细。先进芯片要把几百亿个晶体管塞进指甲大的面积，就得靠这支「极细的笔」。
那不用 EUV 行不行？早一代的 DUV（深紫外光）波长较长，笔尖比较粗。要用粗笔画出细线，只能同一个地方反复描很多次（业界叫多重曝光）。可以的，但很痛苦，后面会看到代价有多大。
为什么先进制程少不了 EUV
先说一个常被误会的点：DUV 其实硬推也能做出 7 纳米、甚至 5 纳米。问题出在代价。
业界估算，用 DUV 做 7 纳米，某些关键层可能要曝光多达三十几次；换成 EUV，同样的效果大概九次就搞定。曝光次数一多，制程时间拉长、良率下降、成本飙高，在商业量产上几乎撑不住。所以结论很实际：EUV 让先进制程「做得出来而且划算」，这才是它变成主流的原因。
对 AI 来说这一关尤其要命。最高阶的 AI 芯片几乎都用 3 到 5 纳米级别的先进制程，等于全都站在 EUV 这条产线上。EUV 供不上，先进芯片就做不出来。
ASML 为什么是整条链的命门
EUV 难的地方，是它不只难用，更难「做出来」。一台 EUV 机台由数万个零件组成，光源、反射镜、精密机构的技术门槛极高。结果就是：全世界只有 ASML 一家能量产 EUV 机台。
这个垄断有多彻底？产业估算，ASML 在 EUV 的市占接近百分之百，在整体光刻设备市场也约有八成多。价格也惊人：成熟的 Low-NA EUV 一台约两亿欧元，最新的 High-NA 估计要三亿五千万欧元上下（ASML 没有公开官方定价，这是外媒与市场口径）。换句话说，买得起、也买得到 EUV 的客户，本来就没几家。
ASML 自己也赚得盆满钵满。2025 年全年营收约 327 亿欧元，AI 带动的扩产需求让订单满到手软，这也是它被视为半导体链最上游风向球的原因。
核心数据快照
下面几个数字帮你抓住 ASML 与 EUV 的现况。机台价格无官方定价，采外媒与市场估计。
| 主题 | 数值 | 时点／性质 |
|---|---|---|
| EUV 光波长 | 13.5 纳米 | 规格 |
| ASML EUV 市占 | 接近 100%（整体光刻约 83%） | 2025，估计 |
| Low-NA EUV | 0.33 NA、单次分辨率约 13 纳米、一台约 €2 亿 | 估计 |
| High-NA EUV | 0.55 NA、约 8 纳米、约 1.7 倍更细、一台约 €3.5 亿 | 估计 |
| ASML 2025 EUV 出货 | 约 48 台（另 DUV 约 279 台） | 2025 |
| ASML 2025 营收 | 约 327 亿欧元 | 2025 全年 |
Low-NA 与 High-NA：新一代才刚上路
EUV 也分世代，差别主要在镜头的「数值孔径（NA）」，NA 越大、能画得越细。
目前主流是 Low-NA（0.33 NA），单次曝光分辨率约 13 纳米，台积电的先进制程现在靠的就是它。新一代 High-NA（0.55 NA）把分辨率推进到约 8 纳米、图案再细约 1.7 倍，但一台更贵、机体更大。
有意思的是谁先用。率先导入 High-NA 量产的，反而不是台积电：SK 海力士在 2025 年率先把商用 High-NA 机台用于次世代 DRAM，Intel 则完成了新机台的验收测试，但对应的先进制程要到 2028-2029 年才量产。三星也传出采购。台积电目前的选择是把较成熟的 Low-NA EUV 搭配多重曝光「用好用满」，延后 High-NA，等技术与成本更成熟再上。对读者来说，这说明一件事：最贵最新的工具，不一定是当下最划算的解。
出口管制：为什么大国都盯着 ASML
EUV 既然是做最先进芯片的唯一门票，而门票只有一家发，它自然成了地缘政治的杠杆。
美国与荷兰已经禁止 ASML 对中国出口 EUV 机台，并从 2024 年起逐步收紧较旧的 DUV 浸润式机台的出口许可（改成逐案审查）。美国商务部在 2025 年又关上一个漏洞，收紧外资在中国晶圆厂的设备待遇。这一连串动作的逻辑都一样：只要卡住设备这一关，就能直接限制一个国家能不能做更先进的制程，比直接禁芯片更上游、更有效。
台湾与台积电：高度依赖，但走自己的节奏
台积电能做出全球最先进的芯片，背后一定有 ASML 的 EUV 机台。这是一种深度依赖：没有 ASML，台积电的先进制程就停在原地。
但依赖不代表被动。前面提到，台积电 2026 年的策略是把 Low-NA EUV 的寿命拉到最长，靠制程整合、良率与先进封装的整体能力，把同一批机台的价值压榨到极致，而不是抢当 High-NA 的小白鼠。台湾在这一关的价值，从来不只是「买得起机台」，而是「能把机台变成全世界最高的量产良率」。这也是为什么就算 EUV 是荷兰做的，先进芯片的产能还是压在台湾。
顺带一提，ASML 在 2025 年也投资了欧洲 AI 创业公司 Mistral，把 AI 用进自家的光刻流程与研发，算是这条链上「设备商也开始拥抱 AI」的一个注脚。
这一关的重点
看完 ASML，先记住它的位置：它在整条半导体链的最上游，做的是先进芯片必经的光刻设备，而 EUV 机台全世界只有它做得出来。
技术上，EUV 用 13.5 纳米的极短波长把电路画得极细，让先进制程划算可行；它分 Low-NA 与 High-NA 两代，新一代才刚由少数客户上路，台积电则选择先把 Low-NA 用到极致。也因为这种垄断，ASML 成了出口管制卡中国的主要杠杆。
想接着看芯片做出来后，怎么跟内存封在一起、怎么喂数据，可以看 CoWoS 是什么 与 HBM 是什么；想看整条链八关怎么串，回到 供应链总览。