前回の CoWoS の関 で扱ったのは、TSMC が GPU と HBM を1つの超大型モジュールに束ねる方法だった。だが CoWoS は「先端パッケージング」という大きな一族の一員にすぎない。トランジスタをこれ以上小さくするのが難しくなるにつれ、業界は性能を上げる戦場を「チップそのもの」から「チップをどう組み合わせるか」へと外側に移してきた。

この記事では先端パッケージングを噛み砕く。まずそれが何か、なぜ AI に必要かを見て、次に 2.5D、3D、パネルレベルといった技術路線を分解し、最後に台湾の封止・テストサプライチェーンを広げて、日月光、欣興、京元電といった名前がそれぞれどの位置に立つのかを見る。これは AI ハードウェアサプライチェーン総まとめ の第3関「先端パッケージング」の深掘り版だ。

先端パッケージングとは何か？

パッケージング（封止）は、チップができあがった後の「後工程」だ。従来のパッケージングの役目はとても単純で、刻みあがったチップを包み、外部のピンをつなぎ、損傷から守り、回路基板に載せる。

先端パッケージングはそこから大きく踏み込む。1つのチップを包むだけでなく、複数のチップ、たとえば1つの演算チップに複数の HBM メモリ を、シリコンインターポーザー（極細の配線が刻まれ、チップ間の橋渡し専用となるシリコン片）、再配線層（接点をパッケージに適した位置へ引き直す層）、あるいは直接の垂直積層で、1つのモジュールに緊密に統合する。狙いは、チップ同士を十分に近づけ、配線を十分に短くし、従来の回路基板では出せない帯域を引き出すことだ。

たとえるなら：従来のパッケージングは1冊の本をカバーに入れて守るようなもの；先端パッケージングは、何冊もの本やノート、付箋を、いちばん使いやすい順に精密に重ねて1冊の参考書に綴じるようなもので、めくって探す手間がほとんどない。

なぜ AI に先端パッケージングが必要なのか

過去数十年、チップが強くなってきたのはプロセス微細化のおかげだった：トランジスタをますます小さくし、同じ面積により多くを詰め込む。だが 3nm、2nm まで来ると、もう一段小さくするコストと難度は急激に上がり、性能の伸びはますます限られてくる。

そこで業界は第二の道を開いた：複数の「ちょうどよい」チップを、より賢いやり方で組み立て、全体の性能とコストをかえってお得にする。この道が先端パッケージングだ。AI チップにとっては特に肝心で、ハイエンド GPU は演算コアと複数の HBM を1つに詰め込み、毎秒数十テラバイトのデータを流す必要があり、先端パッケージングなしではそもそも不可能だ。だからこそ、この段の生産能力は、ハイエンド AI チップがどれだけ出荷できるかの重要なボトルネックの1つになっている。

コアデータのスナップショット

以下のいくつかの数字は、先端パッケージングの規模感と時点を掴む助けになる。生産能力や市場規模といった数字の多くは調査機関の推計なので、見るときは桁感とトレンドを掴めばよく、小数点まで突き詰める必要はない。

テーマ数値時点／性質
先端パッケージング市場規模2024年で約460億ドル（前年比約19%増）、2030年で約794億ドルへYole 2025 推計、CAGR 約9.5%（2.5D／3D／ファンアウトを含む）
TSMC 2026 設備投資約520〜560億ドル、うち先端パッケージング、テスト、フォトマスクの合計で約1〜2割TSMC 公式ガイダンス（2026 Q1 説明会でレンジ上限に近いと言及）
TSMC CoWoS 月産能2026年末で約11〜14万枚／月（2027年は約17万枚へ）アナリスト／調査機関の推計、TSMC 公式ではない
SoIC（3D 積層）3nm SoIC はすでに2025年に量産入りTSMC 2025 年次報告書
日月光（ASE）パネルレベルパッケージングライン310mm×310mm、2027年上半期に量産見込み日月光 2026-05 公告

先端パッケージングの技術系譜：2.5D、3D、パネルレベル

先端パッケージングは技術の一族まるごとで、最もよく聞くのは三大カテゴリーに分けられる。

2.5D：チップを同じ底板の上に並べて貼る。 代表は TSMC の CoWoS で、演算チップと複数の HBM を1枚のシリコンインターポーザー（極細の配線が刻まれ、もっぱら「橋」として使われるシリコン片）の上に置き、互いに密着させる。もう1つは InFO で、ファンアウト型のパッケージングに属し、再配線層でインターポーザーの一部を代替する。モバイルチップや一部のネットワークチップでよく見られる。

3D：チップを直接上下に積み上げる。 代表は TSMC の SoIC で、極細の接点でチップを垂直に接合し、密度は 2.5D より高く、信号距離はより短い。TSMC の 3nm SoIC はすでに2025年に量産入りした。実務では 3D と 2.5D を組み合わせることもでき、まず SoIC で数個の小さなチップを1つに積み、それを丸ごと CoWoS モジュールに入れる。

パネルレベルパッケージング（FOPLP）：丸いウェハを四角い大きなパネルに換える。 ウェハレベルパッケージングは多くが丸いウェハを担体とし、角が無駄になる；パネルレベルパッケージングは四角い大きなパネルに換え、面積利用率がよく、単位コストが下がる可能性があり、より大きなパッケージにも向く。日月光は2026年5月に 310mm×310mm のパネルレベルパッケージングラインを発表し、2027年上半期に量産見込み；TSMC も関連の試作ライン（CoPoS）を建設中だ。この路線が本格的に量を増やすのは2027〜2029年にかけてだと業界では広く見られている。

CoWoS と SoIC は何が違うのか

この2つの名前はもっとも混同されやすいが、違いはじつに直感的だ：方向が違う。

CoWoS は「横」だ。チップと HBM をシリコンインターポーザーの上に並べて置き、いくつものレゴを同じ底板の上に密着させて並べるようなものだ。SoIC は「縦」だ。チップを上下に垂直積層し、髪の毛よりずっと細い接点で直接接合する。レゴを一層ずつ上に積み上げるようなものだ。垂直積層の利点は距離がより短く、密度がより高いことだが、プロセスはより難しく、歩留まりはより守りにくい。

覚えておきたい肝心な点は、両者は互いに組み合わせて使えるということだ。たとえば一部のハイエンド設計では、まず SoIC で数個の小さなチップを積み、それを CoWoS モジュールに入れて HBM と統合する。

台湾の封止・テストサプライチェーン：誰が何をしているのか

先端パッケージングの産業上の役割は想像より細かく分業しており、台湾はいくつもの工程で完備したサプライチェーンを持つ。名前を広げ、役割ごとに位置づければ、会社名を丸暗記するよりずっと役に立つ。

ファウンドリの先端パッケージング：TSMC。 最先端の CoWoS と SoIC の主力は TSMC の手にある。2026年第1四半期の説明会で、TSMC は先端パッケージングの生産能力がなお逼迫しており、封止・テストのパートナー（OSAT）と協力して負担を分け合わなければならないと認めたが、具体的にどのプロセス、どの顧客を外注に出すかは公表していない。

封止・テスト受託（OSAT）：日月光投控（ASE）、Amkor、力成（Powertech）。 この種の企業はパッケージングとテストの受託を担う。日月光投控（子会社の矽品 SPIL を含む）は封止・テスト統合サービスの最大手で、自社の VIPack プラットフォームはファンアウト、2.5D／3D などさまざまな先端パッケージングを網羅する；米国の Amkor もアリゾナ州で先端パッケージング工場を増設中だ；力成はメモリ、ロジックの封止・テストに加え、パネルレベルのファンアウトを展開する。AMD は2026年5月に台湾投資を発表した際、新しいパッケージングを共同開発するパートナーとして日月光、矽品、力成などを指名した。

テスト中心：京元電（KYEC）。 特に区別しておきたいのは、京元電の核は「テスト」（ウェハのプロービング、最終テスト、バーンインなど）であって、先端パッケージングの組み立ての主体ではない、という点だ。チェーン全体のなかでチップの歩留まりを確保する役割を担い、パッケージング受託とは役割が異なる。

ドライバ IC などの後工程：頎邦（Chipbond）。 頎邦の重心はドライバ IC、ディスプレイ関連の後工程封止・テスト（バンプ、COG／COF など）にあり、AI 演算チップの先端パッケージングとは別の領域だ。

IC 基板：欣興（Unimicron）、南電（NanYa PCB）、景碩（Kinsus）。 ここでは「基板」と「パッケージング」の違いを整理しておきたい。基板はパッケージの内部でチップを載せ、電気的接続をとる肝心の材料だ（ハイエンドで使うのは ABF 基板）。欣興、南電、景碩は重要な供給元だが、供給するのは材料であって、パッケージングの受託ではない。AMD の台湾投資の発表でも、この3社の基板技術がそれぞれ指名された。

装置側：辛耘、弘塑、均華、志聖など。 これらの数社は装置・プロセス側の供給元で、たとえばウェット処理、仮接合、ダイのソーティングとダイボンディングなどを手がける。CoWoS、SoIC、パネルレベルパッケージングにそれぞれ切り口を持つが、実際にどの顧客に対応し、売上比率がどれくらいかは公開情報が限られ、市場での対応づけの多くはアナリストの推測だ。

「先端パッケージング関連銘柄」をどう見るか

「先端パッケージング関連銘柄」は台湾株でよくあるサプライチェーンのテーマだ。市場はふつう、封止・テスト、基板、装置、材料というサプライチェーン全体を、この群としてまとめて議論する。

これらの企業のサプライチェーン内での役割を理解することは、産業の分業を読み解くうえで大いに役立つ。だが先に2つはっきりさせておきたい。第一に、これらの企業の実際の顧客や受注は多くが非公開で、市場がそれをどの AI チップ大手に対応づけるかは、しばしばアナリストの推測や市場の議論であって、会社の公告ではない。名前が挙がることは、すでに受注したことや受益が保証されたことを意味しない。第二に、テーマの過熱と個別企業の業績は別物だ。本記事は産業上の役割とサプライチェーンの分業を描くだけで、受益銘柄を整理することも、投資助言を構成することもない。

「誰がこのチェーン上にいて、どんな役割を担うのか」という1枚の地図として読むほうが、銘柄選びのリストとして使うよりずっと実際的だ。

この関の要点

先端パッケージングを見終えたら、まずその立ち位置を覚えておこう：プロセス微細化がますます高くつくなか、複数のチップを精密に組み立てることが、性能を上げるもう1本の道になった。

それは 2.5D（CoWoS、InFO）、3D（SoIC）、パネルレベルパッケージングなど複数の路線にまたがる。TSMC は最先端の CoWoS と SoIC を握り、3nm SoIC は2025年からすでに量産中だ；CoWoS の生産能力はなお供給逼迫で、TSMC は封止・テストのパートナーと協力して増強するが、外注の内容や顧客の詳細は公表されていない。台湾は封止・テスト、基板、装置の各工程で完備したサプライチェーンを持ち、分業はとても細かいが、役割を理解することと銘柄選びは別の2つのことだ。

CoWoS がどう GPU 出荷を束ねるかを見たいなら、CoWoS とは に戻って読んでほしい；パッケージングの次の材料トレンドを見たいなら、ガラス基板 を参照；台湾の半導体の分業全体を見たいなら、台湾の半導体サプライチェーン を参照；チェーン全8関を改めて見たいなら、サプライチェーン総まとめ に戻ってほしい。